쥴리의 아날로그 레이아웃

앞서 설명했던 inverter, buffer, nand, nor, flip-flop까지의 레이아웃을 각 로직 셀들이 가로,세로 만나는 부분에서 DRC 에러가 발생하지 않도록 모두 잘 마무리했다면, 이제 이 로직 셀들의 집합인 로직 회로의 레이아웃을 해야 할 것이다.전체 로직회로가 10개 이하의 작은 회로라면 별로 신경 쓸 것 없이 빈 공간에 적당히 넣으면 되겠지만, 아래의 배치 예와 같이 약간의 면적을 차지하게 된다면 power, ground plan부터 신경써야 한다.이게 생각만큼 간단히 설명하기 힘든 이유는 레이아웃마다 사용가능한 메탈 종류와 레이아웃 가능한 면적이 너무 다양하기 때문이다.따라서 이번 포스팅에서는 라우팅 메탈 M3까지를 예로 들어 보겠다. 그림1과 같이 가드링을 공유하여 배치함으로써 ..

아날로그 레이아웃을 위한 회로에는 순수 아날로그 회로만 존재하는 것이 아니라 상당부분의 디지털 로직들도 포함하고 있다.Clock driver 같은 경우는 모두 디지털이라 생각하면 되고, PLL의 경우도 많은 부분이 디지털 회로로 구성된다.ADC, DAC 등의 컨버터 회로도 당연히 디지털과 아날로그 신호들을 포함하고 있어야 할 것이다.그 외 많은 interface 회로들, 여러 블럭 내부의 control 회로 등등 수시로 디지털 로직을 그려야 하는 일이 생긴다.수 기가비트로 동작하는 타이밍이 아주 까다로운 일부 블럭을 제외하고는 디지털 블럭 레이아웃은 몇 가지 기본사항만 알고 있으면 초보들도 얼마든지 잘 그릴 수 있는 회로인데, 그 몇 가지 기본 사항들에 대해 먼저 포스팅하고자 한다. 디지털 로직 레이아웃..