Logic 레이아웃 7

로직 회로의 파워 그라운드 레이아웃

앞서 설명했던 inverter, buffer, nand, nor, flip-flop까지의 레이아웃을 각 로직 셀들이 가로,세로 만나는 부분에서 DRC 에러가 발생하지 않도록 모두 잘 마무리했다면, 이제 이 로직 셀들의 집합인 로직 회로의 레이아웃을 해야 할 것이다.전체 로직회로가 10개 이하의 작은 회로라면 별로 신경 쓸 것 없이 빈 공간에 적당히 넣으면 되겠지만, 아래의 배치 예와 같이 약간의 면적을 차지하게 된다면 power, ground plan부터 신경써야 한다.이게 생각만큼 간단히 설명하기 힘든 이유는 레이아웃마다 사용가능한 메탈 종류와 레이아웃 가능한 면적이 너무 다양하기 때문이다.따라서 이번 포스팅에서는 라우팅 메탈 M3까지를 예로 들어 보겠다. 그림1과 같이 가드링을 공유하여 배치함으로써 ..

Logic 레이아웃 2025.02.16

그대로 따라 그리는 로직 레이아웃 - edge triggered D flip-flop

단위 로직 중에서는 가장 복잡하다고 할 수 있는 flip flop 레이이아웃을 미루고 미뤄 왔지만 포스팅 해야 할 것 같다.미뤄 온 이유는 파워포인트로 레이아웃 하기 싫어서...  ㅠㅠ필자 개인적으로는 아날로그의 amp 레이아웃과 더불어 로직의 flip flop 레이아웃 하는 것을 몹시 싫어한다.하기 싫어하는 이유는 amp의 경우 매칭에 신경을 써야 하면서도 저항, capacitor 등의 소자가 골고루 들어가 있는 이유로 모양이 잘 안나오기 때문이고, flip flop의 경우 최대한 size를 줄여야 하면서 동시에 디지털 top 에서의 배치, routing도 함께 신경써야 하기 때문이다. 보통은 중요한 analog block이 먼저 배치된 후 남는 공간에 디지털 block을 배치하기 때문에 로직 중에서도..

Logic 레이아웃 2025.01.10

그대로 따라 그리는 로직 레이아웃 - transmission gate (또는 switch)

오늘은 transmission gate (줄여서 TM이라고도 부름), 혹은 switch라고도 부르는 셀 레이아웃에 대해 포스팅해 본다.개인적으로 아날로그 레이아웃 업무로 다른 엔지니어들이 작업한 레이아웃을 들여다 볼 때도 많은데, 이 때 가장 아쉬운 부분이 많은 셀이기도 하다.이 transmission gate의 symbol, schematic을 먼저 보자.디지털 로직에서는 그냥 네모 박스로 symbol을 표현하기도 하지만, 흔히 아래와 같은 symbol로 많이 사용하는 편이다.이 셀의 기능은 source와 drain이 병렬로 연결된 PMOS, NMOS를 동시에 ON, OFF 함으로써 ON 되었을 때만  data가 source 에서 drain으로, 또는 drain에서 source로 그대로 전달되도록 하는..

Logic 레이아웃 2024.11.24

그대로 따라 그리는 로직 레이아웃 - schmitt trigger buffer

앞선 포스팅에서 다뤘던  inverter, buffer, nand, nor 로직 레이아웃을 잘 익혔다면 단순 로직 셀들의 레이아웃은 이제 식은죽 먹기일 것이다.이번 포스팅은 schmitt-trigger buffer 레이아웃의 주의사항을 살펴보도록 하겠다. 먼저 schmitt-trigger buffer 에 대해 최대한 간단히 설명해 보자면, 일반적인 CMOS buffer는 intput 신호가 GND 와 VDD 사이에서 올라가거나 내려갈 때 0.5VDD에서 switching이 일어나는 것에 비해, schmitt-trigger buffer는 input 신호가 GND에서 VDD로 올라 갈 때는 0.5VDD보다 높은 전압에서 switching이 일어나며, input 신호가 VDD에서 GND로 내려 갈 때는 0.5..

Logic 레이아웃 2024.11.18

그대로 따라 그리는 로직 레이아웃 - buffer,nand,nor

이번 포스팅에서는 인버터를 포함하여 아날로그 블럭 내 콘트롤 로직의 거의 90% 이상을 차지하는 buffer, nand, nor 레이아웃 예제를 보여주기로 한다.로직 레이아웃 시 기본 사항은 이전의 미리 알아둘 내용 및 인버터 포스팅에서 다루었기 때문에 주로 패턴만 보여주는 데 중점을 줄 것이므로 눈으로 보고 익혀두면 도움이 될 것이다.  Buffer layout버퍼 사이즈를 줄이기 위해서는 위의 레이아웃과 같이 active layer를 공유하는 것이 좋다.하지만 위의 schematic2와 같은 회로로 되어 있다면 아래와 같이 인버터 각각의 active를 분리하기도 하는데, 이는 레이아웃 엔지니어의 선택의 문제이다.필자의 경우는 처음 디바이스를 뿌리는 단계에서는 일단 아래와 같이 인버터를 분리하는 쪽을 ..

Logic 레이아웃 2024.11.12

그대로 따라 그리는 로직 레이아웃- 레이아웃의 시작, 인버터

아날로그이던 디지털이던 매뉴얼 레이아웃이라는 것을 해 봤다는 모든 사람들이 그려보게 되는 인버터 레이아웃에 대한 예제들을 살펴보자.인버터는 코딩으로 따지면 "Hello world!" 출력에 해당되는 레이아웃이다.CMOS라는 공정은 PMOS 특성은 "1"을 잘 전달하는 대신 "0"은 잘 못 전달하고, NMOS는 "0"을 잘 전달하는 대신 "1"은 잘 전달하지 못하는 특성을 가지고 있기 때문에 "1" 과 "0" 두 신호 모두 잘 전달하기 위해서는 PMOS,NMOS 두 종류의 MOS가 상호보완하는 구조인데, (그래서 CMOS = complementary MOS 이다) 그렇기 때문에 PMOS 하나와 NMOS 하나로 이루어진 인버터가 가장 간단한 로직 회로가 되기 때문이다.인버터의 symbol, schematic..

Logic 레이아웃 2024.10.17

그대로 따라 그리는 로직 레이아웃 - 미리 알아두어야 할 내용들

아날로그 레이아웃을 위한 회로에는 순수 아날로그 회로만 존재하는 것이 아니라 상당부분의 디지털 로직들도 포함하고 있다.Clock driver 같은 경우는 모두 디지털이라 생각하면 되고, PLL의 경우도 많은 부분이 디지털 회로로 구성된다.ADC, DAC 등의 컨버터 회로도 당연히 디지털과 아날로그 신호들을 포함하고 있어야 할 것이다.그 외 많은 interface 회로들, 여러 블럭 내부의 control 회로 등등 수시로 디지털 로직을 그려야 하는 일이 생긴다.수 기가비트로 동작하는 타이밍이 아주 까다로운 일부 블럭을 제외하고는 디지털 블럭 레이아웃은 몇 가지 기본사항만 알고 있으면 초보들도 얼마든지 잘 그릴 수 있는 회로인데, 그 몇 가지 기본 사항들에 대해 먼저 포스팅하고자 한다. 디지털 로직 레이아웃..

Logic 레이아웃 2024.10.03