대략 12~14nm node 이하의 파운드리 공정은 기존의 planar CMOS가 아닌 FINFET 으로 개발되고 있다.따라서 최근의 IC 레이아웃 관련 구인란을 살펴 보면 "FINFET 레이아웃 경험 우대" 라는 항목을 종종 발견하게 되곤 한다.또한 파운드리나 아날로그 IP 개발 관련하여 프리랜서로 업무를 할 때도 FINFET 관련 업무는 FINFET 유경험자에게만 의뢰하고, 업무 단가도 일반 planar 레이아웃 업무보다 높다는 말을 듣기도 한다. 도대체 FINFET 레이아웃이 얼마나 어렵기에 이러는 것일까? 라는 이들 및 앞으로 포스팅 하게 될 내용의 사전 이해를 위해 planar 레이아웃과 FINFET 레이아웃 차이점에 대한 설명을 먼저 해야 할 것 같다.참고로 경험 상 파운드리 업체를 잘 선택..
