레이아웃 검증을 하다 보면 flatten netlist를 만들어야 하는 경우가 가끔 생긴다.그 중 가장 큰 이유는 TOP level에서 LVS 검증 시 subcircuit name 이 중복되는 경우를 피하기 위함인데, 여러 부서에서 만든 블럭들을 합체하여 CHIP을 구성하는 경우나, IP를 외부에서 구입하여 사용할 경우가 대표적인 경우가 되겠다. Virtuoso tool이 여러 라이브러리 중에 같은 이름의 instance가 있을 경우에는 cdl-out 시 이름을 자동으로 분리해 주기 때문에, virtuoso tool에서 전체 chip의 cdl netlist 바로 추출하여 LVS에 사용할 수 있는 경우라면 굳이 faltten netlist를 만들 필요는 없다. 그러나 이 경우가 아닐 때 내가 LVS 검증 ..
