전체 글 39

그대로 따라 그리는 로직 레이아웃 - buffer,nand,nor

이번 포스팅에서는 인버터를 포함하여 아날로그 블럭 내 콘트롤 로직의 거의 90% 이상을 차지하는 buffer, nand, nor 레이아웃 예제를 보여주기로 한다.로직 레이아웃 시 기본 사항은 이전의 미리 알아둘 내용 및 인버터 포스팅에서 다루었기 때문에 주로 패턴만 보여주는 데 중점을 줄 것이므로 눈으로 보고 익혀두면 도움이 될 것이다.  Buffer layout버퍼 사이즈를 줄이기 위해서는 위의 레이아웃과 같이 active layer를 공유하는 것이 좋다.하지만 위의 schematic2와 같은 회로로 되어 있다면 아래와 같이 인버터 각각의 active를 분리하기도 하는데, 이는 레이아웃 엔지니어의 선택의 문제이다.필자의 경우는 처음 디바이스를 뿌리는 단계에서는 일단 아래와 같이 인버터를 분리하는 쪽을 ..

Logic 레이아웃 2024.11.12

GDSII와 OASIS 파일에 대하여

IC layout 의 결과물이라고 할 수 있는 stream file은 GDSII와 OASIS 두 format이 있다.오늘은 GDSII , OASIS file format의 간단한 history를 찾아서 소개해 본다.GDS(= Graphic Design System) GDSII stream 포맷은 집적회로, 즉 IC 레이아웃 아트워크의 EDA 데이타 전달을 위한 사실상의 산업표준 파일 형식이라 할 수 있는데, 2차원 2D CAD 파일 형식으로 평면의 기하학적 모양, 텍스트 레이블 및 계층적(hierarchical) 형태로 레이아웃에 대한 정보를 나타내는 바이너리 파일 형식이다.이 데이터는 레이아웃을 공유하거나 서로 다른 EDA tool 사이의 DB 전송 또는 photomask 생성에 사용할 레이아웃의 일부..

IC레이아웃 2024.10.27

그대로 따라 그리는 로직 레이아웃- 레이아웃의 시작, 인버터

아날로그이던 디지털이던 매뉴얼 레이아웃이라는 것을 해 봤다는 모든 사람들이 그려보게 되는 인버터 레이아웃에 대한 예제들을 살펴보자.인버터는 코딩으로 따지면 "Hello world!" 출력에 해당되는 레이아웃이다.CMOS라는 공정은 PMOS 특성은 "1"을 잘 전달하는 대신 "0"은 잘 못 전달하고, NMOS는 "0"을 잘 전달하는 대신 "1"은 잘 전달하지 못하는 특성을 가지고 있기 때문에 "1" 과 "0" 두 신호 모두 잘 전달하기 위해서는 PMOS,NMOS 두 종류의 MOS가 상호보완하는 구조인데, (그래서 CMOS = complementary MOS 이다) 그렇기 때문에 PMOS 하나와 NMOS 하나로 이루어진 인버터가 가장 간단한 로직 회로가 되기 때문이다.인버터의 symbol, schematic..

Logic 레이아웃 2024.10.17

그대로 따라 그리는 로직 레이아웃 - 미리 알아두어야 할 내용들

아날로그 레이아웃을 위한 회로에는 순수 아날로그 회로만 존재하는 것이 아니라 상당부분의 디지털 로직들도 포함하고 있다.Clock driver 같은 경우는 모두 디지털이라 생각하면 되고, PLL의 경우도 많은 부분이 디지털 회로로 구성된다.ADC, DAC 등의 컨버터 회로도 당연히 디지털과 아날로그 신호들을 포함하고 있어야 할 것이다.그 외 많은 interface 회로들, 여러 블럭 내부의 control 회로 등등 수시로 디지털 로직을 그려야 하는 일이 생긴다.수 기가비트로 동작하는 타이밍이 아주 까다로운 일부 블럭을 제외하고는 디지털 블럭 레이아웃은 몇 가지 기본사항만 알고 있으면 초보들도 얼마든지 잘 그릴 수 있는 회로인데, 그 몇 가지 기본 사항들에 대해 먼저 포스팅하고자 한다. 디지털 로직 레이아웃..

Logic 레이아웃 2024.10.03

virtuoso를 구동하지 않고 커맨드 창에서 바로 stream-in,out 해 보기

요즘 회사 내 여러 골치아픈 일들로 포스팅을 못 올리고 있어서, 간단한 포스팅을 하나 올려보기로 한다. 레이아웃 DB가 커지면서 레이아웃 에디터를 구동 하는 것도 시간이 많이 걸리기도 한다.간단히 검증 테스트를 하려고 inverter 하나 stream-out을 하고자 할 때 virtuoso를 띄워 놓은 상태가 아니라면,virtuoso 띄우기 부터 하세월을 기다려야 하는 경우가 있는데, 이 때는 굳이 tool을 띄우지 않고 커맨드 창에서 바로 stream-out을 할 수 있다. 물론 stream-in 도 가능하고,  사용하는 tool의 버전에 따라 oasis-in, out도 가능하다. 지금 바로 layout DB가 있는 path에서 strmout 명령을 쳐 보자.아래와 같은 사용법이 출력될 것이다.-lib..

EDA tool 사용 2024.09.25

CDL netlist - 각 element별 format 정리

Capacitor Element 아래 문자열들은 capacitor를 정의한다. (붉은 글자는 필수 항목임) Cxxx n1 n2  c >>>>+ ... +  Cxxx n1 n2  c >>> + ... +  Cxxx n1 n2  C=c  + ... +  첫번째와 두번째 구문에서 c 와 mname 순서는 바꿀 수 있다. 만약 c와 mname 둘 중 하나가 숫자로 인식될 수 없다면(예를 들어 숫자가 아니거나 미리 정의된 parameter가 아닐 경우) 이는 mname parameter로 가정한다.실제 예는 아래와 같다. C1 1 2 10PC3 n1 n2 10P M=4 W=10U L=20U AAA=5 BBB="zz" $[mc] $commentC4 n1 ..

검증 2024.09.06

LVS ABORT ON SUPPLY ERROR / LVS ABORT ON SUPPLY SHORT

사이즈가 큰 IP 혹은 칩 레벨의 검증은 체감 상 한번이라도 LVS CORRECT를 시켰다면 전체 검증의 80%정도는 되었다고 볼 수 있을 정도로 LVS CORRECT를 봤는지 여부가 아주 중요하다.특히 촉박한 일정으로 검증을 끝내야 할 경우(불행히도 대부분의 IC 개발 일정은 몹시 촉박하다....) 이렇게 큰 DB에 대한 LVS 검증 시간을 조금이라도 줄이는 것이 검증 막판의 레이아웃 엔지니어 심장 건강에도 도움이 되는데, 특히 회로가 많은 수의 power나 ground 를 포함하고 있다면 supply net과 관련한 LVS option 구문을 적절하게 선택하여 도움을 받을 수 있다. 먼저 LVS 검증 프로세스의 간단한 순서를 보면, 1) GDS(또는 Oasis) 파일로부터 레이아웃 netlist 추출..

검증 2024.09.02

안테나 에러 (antenna effect)의 의미와 해결 방법

레이아웃을 완료한 후 진행하는 검증 종류 중에 안테나 룰 체크하는 단계가 있다. 보통은 일반 DRC 룰에 포함되어 있지만, 안테나 룰을 별도로 돌려야 하는 경우도 있다.이번 포스팅에서는 DRC 관점에서는 안테나 에러, 이론적으로는 안테나 효과(antenna effect)라고 불리는 현상 및 레이아웃 에러 발생 시 대처 방법에 대해 알아본다. 안테나 효과란? 안테나 효과의 보다 정확한 표현은 plasma induced gate oxide damage(플라즈마 유도 게이트 산화물 손상)이지만, 왜인지 이쪽 업계에서는 안테나 효과라는 표현을 사용하고 있다.반도체 제조 공정 진행 중에는 플라즈마(plasma)를 사용하는 공정이 많은데, 특히 플라즈마 에칭(plasma etching) 공정은 최근 고밀도 플라즈마..

검증 2024.08.26

Abstract view (또는 phantom이라고도 부름) , LEF file 만들기

글쓴이는 아날로그 레이아웃 업무를 하고 있지만, 업무를 진행하다 보면 디지털 레이아웃 엔지니어들과 DB를 주고 받아야 하는 일들도 종종 발생한다.특히 요즘은 아날로그 chip 인 경우에도 디지털 tool을 이용하여 레이아웃 및 검증을 완료하는 추세로 가고 있기 때문에 아날로그 레이아웃 관련 정보를 디지털 엔지니어에게 전달하는 업무도 필수적으로 알아두어야 한다.단순히 생각하면 아날로그 레이아웃을 완료 후 완성된 gds 파일이나 virtuoso DB를 전달해 주면 될 것 같지만 그렇지 않은데, 일단 아날로그 레이아웃과 디지털 레이아웃은 EDA tool 자체가 다르기도 하고, 그 tool을 이용하여 레이아웃 하는 방식 또한 전혀 다르다.디지털 레이아웃을 다른 말로 흔히 auto P&R이라고도 부르는데, P&R..

IC레이아웃 2024.08.24

Capacitor matching technique

https://julielayout.tistory.com/10 및 https://julielayout.tistory.com/22 를 먼저 보시면 도움이 됩니다. > 아날로그 회로에서는 MOS, 저항과 더불어 capacitor도 필수적으로 많이 사용하는 디바이스인데 반도체 설계 시 사용하는 대표적인 capacitor 종류 및 특징을 다시 한 번 간략하게 정리해 보면 아래와 같다.MOSCAPMOSFET를 capacitor로 사용 (Cox)단위 면적당 높은 정전용량linear 특성이 나쁨Decoupling 용으로 좋지만 leakage current가 문제 될 수 있음PiP두 층의 poly 레이어 사용일반적인 현대 CMOS 공정에서는 거의 사용하지 않음MiM추가 mask 필요높은 정전용량금속층과 특수 유전체를 ..

IC레이아웃 2024.08.13