쥴리의 아날로그 레이아웃

반도체 설계 시에는 다이오드나 트랜지스터와 같은 능동소자 이외에도 저항, 캐패시터, 인덕터 등의 수동수자들도 실리콘, 메탈과 같은 레이어로 구현할 수 있는데, 이 중 반도체에서 사용되는 저항의 기본적인 개념 및 종류에 대해 알아보기로 한다. 먼저, 저항이란?말 그대로 어떤 물체에 전류가 흐르지 못하도록 방해하는 성질이라는 뜻으로 단위는 옴(ohm)으로 기호는로 표시한다.저항은 전류의 흐름에 저항하는 의미이기 때문에  물체의 양 단에 같은 전압이 가해졌을 때 저항이 크면 전류가 흐르기 어렵고 , 저항이 작으면 전류가 흐르기 쉽다. (옴의 법칙)저항은 물질마다 서로 다른 값을 갖는데, 이렇게 물질이 가지고 있는 고유한 저항값을 비저항이라 부른다.특정 물체의 저항은 그 물체의 비저항에 비례하고 물체의 길이에 ..

MOS Transistor 레이아웃을 할 때 고려해야 할 또 다른 중요한 요소는 STI effect이다.정확하게는 Shallow Trench Isolation stress effect 라고 한다.공정이 미세화 되면서 STI 이외에도 여러가지 stress effect가 (특히 FINFET 공정에서) 대두되고 있지만, 이 중 가장 기본적인 STI stress effect에 대해 이야기해 보자. 먼저, STI란 디바이스와 디바이스를 분리해 주기 위한 구조이다. 쉽게 말하자면 active 와 active를 분리해 주는 역할을 한다. 250nm 이전의 공정에서는 아래 그림과 같이 LOCOS(Local Oxidation of Silicon) 구조를 사용하였는데, 이 구조는 공정 진행 과정에서 edge쪽의 산화막 형..

MOS Transistor matching을 고려할 때 공정 관련하여 잘 알고 있어야 하는 두 가지가 Well Proximity Effect(WPE)와 STI(Shallow Trench Isolation)라고 할 수 있다.본 포스팅에서는 이 중 Well Proximity Effect(WPE)에 대해 설명해 본다.  반도체 공정 진행 중에는 패턴을 입히는 모든 단계마다 감광액(photoresist)을 사용하여 웨이퍼 상에 형성되어햐 하는 부분과 반대의 부분을 구분하게 되어 있다.그래서 공정에서는 감광액의 특성이 아주 중요하다. 얼마나 중요하냐면 2019년 9월에 한국의 반도체 산업을 죽이기 위해 일본이 어떤 원료에 대해 수출규제를 단행해서 난리가 났던 일을 기억한다면 알 수 있을 것이다. 그 때 수출규제 ..

아날로그 레이아웃에 사용되는 디바이스 중 가장 많이 사용되는 것은 당연히 MOS Transistor이므로 디바이스 별 matching 중 MOS transistor matching에 대해 가장 먼저 설명하여야 할 것 같다.(이 포스팅을 읽기 전에 Matching technique - Common centroid & Interdigitation 포스팅을 먼저 보시면 도움이 됩니다.) MOS transistor을 포함하여 모든 디바이스들의 matching 기본은1) 동일한 orientation2) 동일한 사이즈의 unit device 사용3) Dummy device 사용이 된다. 여기에 더해서 MOS transistor의 경우는3) source 와 drain 사이의 전류가 흐르는 방향을 통일할 것을 항상 생..

레이아웃을 다른 말로 흔히 physical design 이라고도 한다.회로 설계가 회로의 logic 동작에 중점을 둔 설계라면, 레이아웃은 이렇게 설계된 회로를 wafer에 실제 물리적인 모양으로 구현하는 업무이기 때문이다.레이아웃이 완료되면 레이아웃 DB는 GDS 혹은 OASIS 포맷의 파일로 전달이 되는데, 이 파일들은 각 레이어 별로 wafer 위에 프린트 할 수 있는 mask(사진의 필름에 해당)로 제작되어 FAB에 전달되고, FAB에서는 이 mask를 사용하여 implant,etch,grow 등의 과정을 실행하게 된다. 반도체 공정을 알아야 하는 이유 반도체는 기본적으로 wafer 위에 레이아웃 된 각각의 레이어가 한 층씩 쌓아 올려진 입체적인 구조이다.그런데 공정이 진행되고 난 후 wafer ..

아날로그 설계자들에게 "아날로그 레이아웃 할 때 가장 중요한 것이 뭔가요?" 라고 묻는다면 열이면 열명 모두 "당연히 레이아웃 matching이죠!" 라고 대답할 정도로 matching은 아날로그 레이아웃의 핵심 개념이다.그래서 경력직 면접의 단골 질문으로 나오기도 하니 무엇보다 matching에 관한 내용을 먼저 다뤄야 할 것 같다. 그 전에 먼저, 아날로그 설계에서 레이아웃이 왜 중요한지 먼저 설명하고자 한다.간단히 디지털 회로와 비교해 보면, 디지털 동작은 알다시피 1 과 0의 동작이다. 그래서 신호는 power(VDD), ground(VSS)둘 중의 하나로 stage가 정해 질 뿐이므로 클럭 주파수가 GHz 단위의 고속 동작이 아닐 경우에는 사실 레이아웃의 parasitic R, C 성분에 의해 ..

대략 12~14nm node 이하의 파운드리 공정은 기존의 planar CMOS가 아닌 FINFET 으로 개발되고 있다.따라서 최근의 IC 레이아웃 관련 구인란을 살펴 보면 "FINFET 레이아웃 경험 우대" 라는 항목을 종종 발견하게 되곤 한다.또한 파운드리나 아날로그 IP 개발 관련하여 프리랜서로 업무를 할 때도 FINFET 관련 업무는 FINFET 유경험자에게만 의뢰하고, 업무 단가도 일반 planar 레이아웃 업무보다 높다는 말을 듣기도 한다. 도대체 FINFET  레이아웃이 얼마나 어렵기에 이러는 것일까? 라는 이들 및 앞으로 포스팅 하게 될 내용의 사전 이해를 위해 planar 레이아웃과 FINFET 레이아웃 차이점에 대한 설명을 먼저 해야 할 것 같다.참고로 경험 상 파운드리 업체를 잘 선택..

아날로그 레이아웃으로 밥벌이를 하며 산 지 벌써  20년이 다 되어간다.그동안 여러 회사에 근무하면서 standard cell부터 I/O, ESD. analog IP, analog chip, RF chip에 이르기까지 본의아니게(남들이 보이게는 거의 완벽해 보이는) 레이아웃 업무 경험을 쌓게 되었다.개인사업자로 활동하거나 대기업에 근무하면서 당시 레이아웃 초보자나 회로 설계자들을 위한 교육을 몇 년 동안 진행하였지만, 보안상의 이유로 퇴직 시에는 모든 자료를 버리고 나오게 되었다.그러다 보니 공들여 검색하고 만들었던 많은 자료들이 아깝기도 하고 현 회사에서 다루지 않는 공정들은 머릿속에서 하나 둘 지워지는 것 같아 뭔가 안전한 곳에 정리해 놓을 필요성을 느꼈다.사실 옮기는 회사마다 같은 일(자료 찾고 파..